一、单片机+FPGA体系在中继群开发中的应用(论文文献综述)
陈雪飞[1](2020)在《基于DMB的LED屏驱动电路设计》文中研究指明通过数字多媒体广播(Digital Multimedia Broadcasting,DMB)向LED显示屏发送信息是一种新的信息发布技术。由于DMB系统具有覆盖范围广、安全性高及易于搭建等优点,这项技术在学校、景区得到了大量应用。基于DMB的LED屏驱动电路是该技术的关键部分,负责将解调后的DMB信息转换成LED屏的驱动信号。目前DMB系统中使用的驱动电路基于嵌入式软件实现,由于单片机主频和资源局限,只能驱动小尺寸低灰度的LED显示屏,无法满足用户对全彩屏和大尺寸屏的需求。本课题针对上述工程问题进行研究,应用单片机(Microcontroller Unit,MCU)易于控制和编程灵活的特点,以及现场可编程门阵列(Field Programmable Gata Array,FPGA)高速并行处理数据的能力,设计了MCU+FPGA的组合方案,开发了可接收DMB信息、参数可配置、支持多种色彩模式的LED屏驱动电路,有效地扩展了LED屏显示DMB信息的兼容性。课题的主要工作如下:1.分析了DMB信息发布系统中数据传输的工作原理和相关协议,以及LED屏显示的基本原理,在此基础上提出了MCU+FPGA架构的组合设计方案。开发了MCU中的嵌入式程序,负责DMB数据的接收与处理。实现了与DMB接收模块和FPGA的数据通信,完成了将DMB数据转换为LED像素点阵的处理。2.利用Verilog HDL描述FPGA中的电路,负责LED屏的驱动与显示,包括数据缓冲模块、片外SRAM驱动模块和灰度调制与扫描模块。分别针对基于通用芯片和专用芯片的LED屏进行驱动电路设计,使本设计支持多种屏体显示。上述电路全部用Modelsim软件进行仿真验证,确保逻辑功能的正确性。3.利用PADS软件完成了整体方案的电路板设计,制作了样板。利用实验室的DMB发射机和接收机,搭建了实验环境和演示系统。经过测试,所设计的电路实现了LED屏正常显示,显示文本清晰,支持多种灰度等级全彩屏显示,支持2600Hz刷新率,最大支持1024*256像素的全彩屏,可以正确接收DMB信息,实现所有终端同步显示。所制作电路板尺寸为10.98cm*5.47cm,便于安装在LED屏体中,满足工程应用需求。
刘奕[2](2020)在《5G网络技术对提升4G网络性能的研究》文中研究表明随着互联网的快速发展,越来越多的设备接入到移动网络,新的服务与应用层出不穷,对移动网络的容量、传输速率、延时等提出了更高的要求。5G技术的出现,使得满足这些要求成为了可能。而在5G全面实施之前,提高现有网络的性能及用户感知成为亟需解决的问题。本文从5G应用场景及目标入手,介绍了现网改善网络性能的处理办法,并针对当前5G关键技术 Massive MIMO 技术、MEC 技术、超密集组网、极简载波技术等作用开展探讨,为5G技术对4G 网络质量提升给以了有效参考。
盛湘远[3](2014)在《基于FPGA的TFT液晶显示模组测试系统的设计与实现》文中认为薄膜晶体管液晶显示器(Thin Film Transistor-Liquid Crystal Display: TFT-LCD)已经广泛应用到各个领域,并且逐步进入千家万户。而随着LCD制造业的发展以及LCD设计技术的革新换代,对TFT液晶显示器的测试能力提出了新的要求。多年来LCD测试技术一直被国外所掌握,测试设备主要以外购为主,比如韩国的J600和J1000,高昂的设备经费也成为必然。由此可见,掌握TFT-LCD测试核心技术并开发专业的测试设备的意义尤为重要。本论文主要基于现场可编程门阵列(Field-Programmable Gate Array, FPGA)开发平台进行研究,设计开发新的TFT-LCD测试系统,主要工作包括:(1)在深入研究了TFT-LCD的显示原理和国内外测试设备开发现状的基础上,根据实际的功能需求制定了系统的整体开发方案;(2)搭建了FPGA硬件实现平台,对硬件模块进行了对比选型,并分别实现了电源控制、时钟控制、时序控制以及MIPI桥接等多个功能模块;(3)实现了软件编程,制定多处理器之间的通信协议,配合对数字电源模块、时钟控制模块以及MIPI桥接等功能模块的控制,并通过参数配置的方式实现多种逻辑图片在TFT-LCD上显示,达到了实际需求的画面检测功能;(4)应用设计的TFT液晶显示模组测试系统进行了信号测试,主要对各个功能模块及MIPI信号的实现效果进行了实际评估,验证了本测试系统的实际效果。本论文设计的设备为一种可同时驱动两块模组的驱动方式的国产测试设备,最终实现的测试设备已在某液晶显示器模组制造工厂使用。论文的研究结果表明,随着国内LCD制造业的兴起,包括测试技术的多个核心技术都被国内企业所掌握,并逐渐发展壮大,测试技术作为LCD制造工艺的一项重要技术,已经具备行业内较高的水准,并逐步实现国产化。
魏腾飞[4](2013)在《基于FPGA的8051 IP CORE设计》文中研究指明本论文完成了8051IP CORE的设计,采用verilog硬件描述语言设计。并在Altera公司的Cyclone II系列FPGA上通过验证。主要研究CPU相关的设计思想及实现和IP Core的集成方法。论文介绍了单片机和可编程逻辑器件的发展历程。同时也介绍了FPGA的设计流程中的一些原理和概念。本文设计的8051IP Core和Intel公司的51系列单片机有相同的指令集,即汇编指令对应的机器码相同。因为现有的51系列单片机的开发环境比较成熟,如Keil,所以设计和51系列单片机兼容的指令集,可以使用现有的开发环境,增强使用的广泛性和减少工作量。本文的8051IP Core不包含51系列单片机中的定时器和串口外设,但包含有外部中断控制器带两级优先级控制。程序存储器和数据存储器是外扩的,实际应用中可接高速存储器,如DDR控制器,来提高CPU的指令和数据的吞吐速率。在设计8051IP Core没有按照51系列单片机的一个机器周期包含12个时钟周期。而是按指令的执行阶段划分,一个阶段对应一个时钟周期。这样大大提高了指令的吞吐速率。本文首先介绍了项目使用到的相关技术和背景,接着对单片机和可编程逻辑器件的发展历程及8051IP Core的功能特点和基本构成作了简介,然后叙述了8051IP Core的详细设计,紧接这介绍了系统测试的相关技术和方法。本文最后总结了项目的成果和尚待改进的地方。
汪振国[5](2013)在《捷联导航计算机的数据采集系统设计》文中研究指明惯导系统中的捷联惯性导航系统以自身低成本、高可靠性和低功耗等特点正在诸多领域取代平台系统,现已成为惯性导航系统的一大发展方向,然而传统的捷联惯导系统虽然精度高,但是成本和功耗也很高,难于在民用领域推广,而民用领域对低成本、低功耗的捷联导航系统需求越来越大。为适应微小型捷联导航系统对导航性能的需求,推动基于FPGA的SOPC技术在民用导航领域的工程应用,本文采用主从式结构,设计出一种基于单片机和可编程逻辑阵列器件(FPGA)的导航计算机系统,满足了整体系统体积小、功耗低、实时性强等特点。本课题重点研究了捷联导航系统的硬件的实现,采用MEMS惯性传感器作为捷联导航系统的核心敏感器件,根据MEMS惯性器件测量的原始数据,结合捷联导航系统的具体要求,设计数据采集电路及后续的导航解算硬件模块,并在此基础上重点研究了双CPU间通信的方法。论文所做的主要工作:1.首先,本文阐述了惯性导航等与课题相关的背景知识,接着进一步介绍了捷联式惯性导航系统的基本原理,紧跟着概述了MEMS惯性敏感器件的发展概况,然后说明了导航计算机技术的发展过程,最后论述了课题研究的意义及论文的主要工作。2.介绍了在捷联惯导系统中的核心处理器——导航计算机,其主要任务有:一,采集陀螺仪、加速度计、GPS等传感器信号;二,进行导航解算与数据更新;三,输出各类导航信息到控制及显示模块。然后主要论述捷联导航系统的基本知识及工作原理,例如一部分地球参数,六种常用坐标系,坐标转换,惯导系统的基本方程,载体的姿态方程等。本次课题中没有涉及到GPS模块,重点是对捷联导航进行介绍和分析。3.接下来本文给出了捷联导航系统的总体设计方案。导航计算机应该保证有足够的精度和运算速度,因此可知导航计算机不仅要有较好的运算能力,还应具备较好的控制能力。首先FPGA在片内硬件实现了某些算法,使得并行处理数据能力大幅提高。因而在系统的实时性和运算能力上得到了很好的改善,本文正是基于这种思想,提出了基于单片机和FPGA组合的导航计算机设计方案。然后本文阐述了捷联惯导系统的总体规划,紧接着详细给出了MEMS惯性器件的误差模型和一些主要的性能指标,最后介绍了实现捷联惯导计算机的FPGA技术和SOPC技术,例如硬件描述语言,Quartus和Nios软件基础以及SOPC整个的开发流程。4.介绍了基于单片机和FPGA的捷联导航系统硬件电路设计。在导航计算机芯片选择方面采用的是Altera公司的Cyclone系列芯片和STC51单片机;对于数据采集模块,采用的是I2C模式;然后详细阐述了导航计算机硬件平台电源电路和存储电路,接着讲述了FPGA外围的具体电路,比如AS模式和JTAG模式的配置,复位与时钟电路的,FPGA与上位机通信电路等;最后重点分析单片机和FPGA之间的接口电路,利用Verilog HDL语言实现单片机和FPGA的并行接口,并进行了验证,取得了良好的传输效果。5.捷联导航计算机的软件设计部分。此次导航计算机的软件开发环境分为keil公司的uVision和Altera公司的Nios II IDE环境。其次在分析系统的功能要求之后,得出捷联导航系统主程序设计完成的任务有:读取MEMS陀螺和加速度计的数据,导航数据的解算,与外界设备的通信等;然后具体介绍了数据采集模块和导航解算模块软件设计内容,最后主要讲述了FPGA和单片机并行通信单片机方面的软件开发过程。6.系统验证调试与结果分析部分。由于本系统结构较为复杂,涉及到较多的模块,因而必须对其进行硬件测试和软件测试。首先给出了硬件平台的综合性能,基本满足了捷联导航系统对于高集成、低功耗的要求;在此基础上对硬件平台进行了综合调试,具体包括电路板的整体测试和系统的软件测试;然后对惯性传感器件验证评估;进而对双CPU通信进行了仿真分析,验证了硬件传输的准确性;接着对导航解算结果进行了分析和仿真验证;最后详述了系统调试时遇到的一系列问题。最后是对全文的进行阐述与概括,并展望了今后发展方向和工作重点。
杨旭[6](2009)在《基于微处理器的螺旋CT固件远程升级的设计与实现》文中认为现代多层螺旋CT具有连续旋转扫描、快速容积扫描、不间断数据采集、成像速度快、图象质量高等特点,使之成为医疗机构进行临床诊断所必须的仪器之一。产品的维护升级是多层螺旋CT的重要组成部分,直接影响着整个CT产品的可靠性。现代CT系统庞大,结构复杂,对CT产品的售后服务提出了更高的要求。大多数CT机的自身固件升级是服务人员采用相对落后的手工作业升级方式,这种升级方式的升级速度慢,工作程序复杂,周期长,所以本文提出一种由设计人员采用远程自动升级的方式对CT机进行升级,这种升级方式可以节省升级的时间,提高CT机的升级效率。本文在分析了对多层螺旋CT固件的远程升级的要求后,给出了一种基于微处理器的螺旋CT固件远程升级设计与实现,并在详细研究了JTAG协议体系结构的基础上完成了固件远程升级电路设计。文中首先详细介绍了JTAG的硬件结构及其工作原理,因为它是后续工作的基础。接着介绍微处理器(AVR单片机)与JTAG硬件通讯渠道的设计与研究,在确定硬件电路基础上,给出了控制JTAG状态机的工作软件实现。最后本文给出了设计中个逻辑模块的测试结果及整个系统硬件调试和性能检验的结果,这些结果表明本设计不但紧凑高效的实现了系统的需求,还充分的利用了资源,节省了成本。本设计在多层螺旋CT产品的固件维护升级中具有广泛的应用前景。
石书祝[7](2009)在《电离层斜向和斜向返回探测系统关键技术研究》文中提出随着电子技术、数字信号处理技术、雷达技术和现代网络通信技术的迅猛发展,电离层探测已从早期的模拟化探测设备转变到数字化探测设备,从单台单点探测走向多台组网大范围探测,且探测的自动化程度大幅度提高,所获取的电离层特性参数也更加丰富、准确。网络通信技术的应用,又实现了电离层探测数据远距离的传输与共享。小型化、数字化、自动化和网络化已成为电离层探测技术发展的必然趋势。武汉大学自行研制的电离层斜向返回探测系统(Wuhan Ionospheric Oblique Backscattering Sounding System, WIOBSS),采用伪随机编码、脉冲压缩和相干频谱积累等技术,能以200~500W的发射功率实现半径1200km范围内的电离层斜向返回探测,也可用几十瓦的功率实现电离层垂直探测。更为重要的是,WIOBSS在获取频率-群时延距离-回波幅度电离图的同时,还可实时获取多普勒信息,且分辨率较高。在整体结构设计上,WIOBSS依据软件化雷达设计思想,采用高性能的数字信号处理器,现场可编程门阵列(Field Programmable Gate Array, FPGA)等器件,保证了系统的开放性、通用性和功能可扩展性,提高了系统工作的可靠性,并最终设计成为体积小、重量轻、发射功率小、探测功能多、适合于车载移动使用的电离层探测系统。本文针对第一代和第二代WIOBSS的不足,将软件无线电技术、面向仪器系统的外围部件互联总线的扩展(Peripheral component interconnect eXtensions for Instruments, PXI)总线技术、ADS (Advanced Design System)建模仿真技术应用于新一代的WIOBSS中,从而将WIOBSS设计成为高度灵活性、开放性和易升级性的车载式电离层斜向返回探测系统。同时,利用基于全球定位系统(Global Positioning System, GPS)的时间频率同步等手段,在WIOBSS基础之上设计并开发了一套电离层斜向探测系统,从而丰富了WIOBSS的探测功能。本论文研究工作的主要贡献体现在以下几个方面:1.为新一代WIOBSS设计并开发了一套基于软件无线电技术的数字化发射通道。该发射通道采用高性能的FPGA和数字上变频器搭建一个通用的硬件平台。在该平台上,尽量减少模拟器件部分,并通过可编程软件来实现大部分的功能。实际探测中,采用该发射通道的WIOBSS只需加载不同的软件就可以灵活地改变雷达的编码调制方式和探测体制,从而实现多种电离层探测模式。2.设计并开发了一套新型电离层斜向探测系统—武汉电离层斜向探测系统(Wuhan Radio Ionospheric Oblique Sounding System, WRIOSS)。该系统在继承WIOBSS的探测体制基础之上,通过加入基于GPS的时间频率同步等技术来实现电离层斜向探测。相对于传统的电离层斜向探测系统,WRIOSS在进行斜向探测的同时还能进行斜向返回探测,从而使系统具备一机多能的特点。而且WRIOSS可以实时获得具有较高分辨率的斜向探测多普勒信息,从而为利用多普勒来研究沿探测路径电离层随时间的变化提供了条件。另外,WRIOSS还可实现两站之间的互发互收,从而为高频信道特性的研究开拓了新的手段。3.提出并实现了一种新型的基于GPS的时间频率同步方法,以满足WRIOSS对时间频率同步的需求。该同步方法利用GPS接收机输出的秒脉冲信号校正高性能恒温晶振输出的时间和频率参考信号,以获得高稳定度和高准确度的1 0MHz频率信号作为WRIOSS发射端和接收端的参考频率,从而实现WRIOSS的频率同步。同时还将所获得的高精度秒脉冲信号用作WRIOSS的时间同步信号。在预定的探测时刻,单片机同步板卡利用该信号控制电离层斜向探测系统的发射端和接收端同时开始工作,从而实现WRIOSS的时间同步。与传统的时间频率同步方法相比,这种方法不但能够获得ns量级的时间同步精度和1E-12量级的频率同步精度,而且不管GPS是否处于锁定的状态,都能够为WRIOSS提供稳定可靠的时间频率同步信号,从而保证了WRIOSS的全天候探测性能。4.为新一代WIOBSS设计并开发了一套PXI总线接口模块。该模块利用FPGA和专用接口芯片PCI9054搭建硬件平台,并实现了外围部件互联从模式和直接存储器访问块模式两种数据传输方式以满足WIOBSS中不同模块与主机通信的需求。另外,该模块利用DriverStudio开发接口驱动程序以实现WIOBSS中各模块的即插即用性能。实验结果表明,在不包括天线和功率放大器的情况下,采用该PXI总线接口模块的WIOBSS的尺寸约为177.8x431.8×457.2mm,适合于车载。另外,从实际探测结果中可以看出,采用PXI总线接口模块的WIOBSS清晰地获得了2200km范围内包含有电离层斜向返回探测信息和电离层垂直探测信息的扫频电离图和多普勒电离图。5.提出了一种新颖的基于ADS的WIOBSS硬件平台建模仿真方法,并将其应用于WIOBSS发射通道的建模仿真当中。与其它仿真方法相比,这种仿真方法所得到的仿真结果更加贴近实际测试结果,因此可用于指导实际的WIOBSS硬件结构设计。
周建[8](2003)在《单片机+FPGA体系在中继群开发中的应用》文中指出中继群是多路复接群,本文主要讲述在单片机+FPGA结构体系上.利用C51和FPGAdvantage进行模块化软件设计开发。
聂锐利[9](2006)在《大庆油田动态测井地面数字化技术研究与应用》文中研究表明油田动态测井就是通过矿场地球物理学和化学的方法,对油气藏的动态特征,包括了解油层内所含流体性质、产出能力、压力分布、井间连通状况、水井注入情况、注采平衡和措施效果等进行测井,并取得储层物性、油藏边界和剩余油饱和度等重要数据参数。最终目的是提高油田的油气产量和采收率。大庆油田经过近40年的发展建设,现已探明油气田52个,其中油田28个,气田12个,油气田12个,含油面积2289.17×104㎞,动用地质储量486400×104t,油田可采储量229432×104 t,已投入油水井61582口。这种客观实际要求油田动态测井提供丰富的地下信息,要求有相应的数字化测井地面装备来快速、可靠地完成信息的采集和处理任务。本论文研究内容,依据大庆油田信息化建设发展战略的要求,以数字化测井地面设备为研究载体,以数字化的测井数据为工作单元,以数字化地面测井结果为管理目的,开展大庆油田动态测井地面数字化的研究工作,为大庆油田动态态测井数据库的建立,资料解释数字化的分析,提供最基本的技术支撑。本论文研究思想,通过VXI总线测井模块的设计开发、实时测井采集软件的设计开发、综合控制箱的设计开发和数字化测井信息管理等四大开发技术的整合和梳理,特别是“VXI总线在动态测井模块首次应用、FPGA(现场可编程门阵列)技术在测井“硬件软件化”的改进, VXI Plug&Play模拟技术在测井仪器驱动程序的实现和数字化动态测井地面信息综合应用的理念等有机的结合,使该项研究思想在国内油田测井技术系统中尚属首例。本论文研究成果,通过在大庆油田近三年的工作实践以及在国内外油田测井的技术服务,得到油田动态测井技术管理人员的认可,作为具有自主知识产权的科研成果,为企业创造经济效益近亿元。
杨文强[10](2020)在《基于FPGA与PC/104的导航计算机系统设计》文中指出捷联式惯性导航系统用导航计算机是一种兼具数据采集、导航解算与用户交互的计算机系统。该系统可采集陀螺仪、加速度计以及外部辅助导航系统、传感器的信息,进行导航解算并对外输出导航信息。本文设计了一套基于FPGA与PC/104的导航计算机系统,主要工作如下:1.调研了导航计算机的应用背景和现有设计方案,针对应用需求制定了FPGA与PC/104组合的系统架构,选择了合适的芯片方案。2.在数据采集端,选择ZYNQ系列MZ7XA7020核心板作为数据采集单元,在所选核心板的FPGA端进行开发,具体设计了解析异步串行数据与脉冲计数的IP核以接收陀螺仪、GPS的串行数据与加速度计脉冲量,并使用双口RAM进行FPGA与PC/104的数据通信,同时在所选核心板的ARM上运行μC/OS-Ⅲ嵌入式操作系统,对FPGA采集到的数据进行校验与同步。3.在PC/104端,以操作系统Vx Works作为软件平台,通过多任务机制实现了报文解析、导航解算、组合滤波与导航结果输出;实现了惯性导航解算、粗对准、精对准以及零速修正等捷联式惯性导航系统算法模块设计;模拟应用系统,实现了网络通讯模块设计。4.试验结果表明,系统可实现稳定的数据采集与导航解算;实验室大理石平台条件下的测试结果表明本系统数据采集稳定可靠,导航解算结果表明本导航计算机的性能满足纯惯性解算与信息融合的运算需求。
二、单片机+FPGA体系在中继群开发中的应用(论文开题报告)
(1)论文研究背景及目的
此处内容要求:
首先简单简介论文所研究问题的基本概念和背景,再而简单明了地指出论文所要研究解决的具体问题,并提出你的论文准备的观点或解决方法。
写法范例:
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
(2)本文研究方法
调查法:该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法:用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法:通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法:通过调查文献来获得资料,从而全面的、正确的了解掌握研究方法。
实证研究法:依据现有的科学理论和实践的需要提出设计。
定性分析法:对研究对象进行“质”的方面的研究,这个方法需要计算的数据较少。
定量分析法:通过具体的数字,使人们对研究对象的认识进一步精确化。
跨学科研究法:运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法:这是社会科学用来分析社会现象的一种方法,从某一功能出发研究多个方面的影响。
模拟法:通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、单片机+FPGA体系在中继群开发中的应用(论文提纲范文)
(1)基于DMB的LED屏驱动电路设计(论文提纲范文)
摘要 |
abstract |
注释表 |
第1章 引言 |
1.1 研究背景及意义 |
1.2 研究现状 |
1.3 论文的主要工作 |
1.4 论文的章节安排 |
第2章 相关技术及整体方案介绍 |
2.1 DMB系统介绍 |
2.1.1 DMB系统基本原理 |
2.1.2 DMB传输帧解析 |
2.2 LED显示屏的工作原理 |
2.2.1 LED发光原理 |
2.2.2 LED屏的组成 |
2.3 FPGA开发技术 |
2.3.1 FPGA特点 |
2.3.2 FPGA工作流程 |
2.4 嵌入式技术 |
2.5 整体方案设计 |
2.6 本章小结 |
第3章 DMB接收与处理模块设计 |
3.1 单片机硬件介绍 |
3.1.1 单片机的选型 |
3.1.2 最小系统设计 |
3.2 嵌入式软件的总体框架 |
3.3 数据通信模块设计 |
3.4 时间数据处理模块设计 |
3.4.1 RTC时钟模块 |
3.4.2 时间校准模块 |
3.5 数据转换与传输模块设计 |
3.5.1 字库模块 |
3.5.2 数据传输模块 |
3.6 本章小结 |
第4章 LED屏驱动模块设计 |
4.1 芯片选型 |
4.1.1 FPGA的选型 |
4.1.2 存储器的选型 |
4.2 数据缓冲模块设计 |
4.2.1 功能设计 |
4.2.2 仿真验证 |
4.3 SRAM驱动模块设计 |
4.3.1 存储器切换模块设计 |
4.3.2 SRAM写模块设计 |
4.3.3 SRAM读模块设计 |
4.3.4 仿真验证 |
4.4 灰度调制与扫描模块设计 |
4.4.1 PWM灰度调制模块设计与验证 |
4.4.2 通用芯片扫描模块设计与验证 |
4.4.3 SPWM灰度调制 |
4.4.4 专用芯片驱动模块设计与验证 |
4.5 本章小结 |
第5章 测试与应用 |
5.1 电路板设计 |
5.2 测试平台搭建 |
5.2.1 DMB发射系统搭建 |
5.2.2 接收端硬件连接 |
5.3 测试内容 |
5.3.1 软件测试 |
5.3.2 硬件测试 |
5.3.3 整体测试 |
5.3.4 性能分析 |
5.4 基于DMB的 LED屏应用 |
5.5 本章小结 |
第6章 总结与展望 |
6.1 主要工作与创新点 |
6.2 后续研究工作 |
参考文献 |
致谢 |
攻读硕士学位期间从事的科研工作及取得的成果 |
(2)5G网络技术对提升4G网络性能的研究(论文提纲范文)
引言 |
1 4G网络现处理办法 |
2 4G网络可应用的5G关键技术 |
2.1 Msssive MIMO技术 |
2.2 极简载波技术 |
2.3 超密集组网 |
2.4 MEC技术 |
3 总结 |
(3)基于FPGA的TFT液晶显示模组测试系统的设计与实现(论文提纲范文)
摘要 |
Abstract |
目录 |
第一章 绪论 |
1.1 论文研究背景与意义 |
1.2 TFT液晶显示模组测试技术的国内外研究现状 |
1.2.1 TFT液晶显示模组测试的实现方式 |
1.2.2 常见接口的驱动对比 |
1.3 本文主要研究内容和论文结构 |
第二章 系统涉及的相关技术的研究 |
2.1 常用TFT显示模组接口介绍 |
2.1.1 MCU接口 |
2.1.2 RGB接口 |
2.1.3 MIPI接口 |
2.2 常用TFT显示模组接口驱动实现方式的可行性分析 |
2.2.1 MCU接口驱动实现方式 |
2.2.2 RGB接口驱动实现方式 |
2.2.3 MIPI接口驱动实现方式 |
2.3 FPGA设计方法 |
2.3.1 FPGA设计流程 |
2.3.2 FPGA硬件结构与资源 |
2.3.3 FPGA设计原则 |
2.4 本章小结 |
第三章 测试系统的需求分析与整体设计 |
3.1 TFT液晶模组测试需求分析 |
3.1.1 测试系统功能需求 |
3.1.2 测试系统性能指标 |
3.2 测试系统的总体设计 |
3.2.1 测试系统设计原则 |
3.2.2 测试系统整体架构 |
3.3 本章小结 |
第四章 部分硬件电路的详细设计与实现 |
4.1 硬件部分的功能需求 |
4.2 硬件设计框架 |
4.3 电源电路设计 |
4.4 数字电源设计电路 |
4.5 控制电路设计 |
4.6 可编程时钟设计 |
4.7 MIPI桥接电路设计 |
4.8 人机交互电路设计 |
4.9 本章小结 |
第五章 单片机和FPGA的程序设计与实现 |
5.1 单片机程序设计与实现 |
5.1.1 键盘输入扫描 |
5.1.2 数字电源控制 |
5.1.3 MIPI Bridge IC初始化配置 |
5.2 FPGA程序设计与实现 |
5.2.1 FPGA通信I~2C从机实现 |
5.2.2 VGA时序生成 |
5.2.3 测试图片生成 |
5.3 本章小结 |
第六章 系统的测试与分析 |
6.1 硬件PCB设计 |
6.2 可编程时钟测试 |
6.3 MIPI信号完整性测试 |
6.4 系统点灯测试 |
6.5 本章小结 |
第七章 结论与展望 |
7.1 论文主要工作总结 |
7.2 下一步工作计划 |
参考文献 |
致谢 |
个人简历、在学期间发表的论文与研究成果 |
(4)基于FPGA的8051 IP CORE设计(论文提纲范文)
摘要 |
Abstract |
第一章 绪论 |
1.1 课题背景 |
1.2 课题完成的任务及实现方法 |
1.3 章节安排 |
第二章 相关概念和技术 |
2.1 FPGA 设计概述 |
2.1.1 FPGA 简介 |
2.1.2 FPGA 设计流程 |
2.1.3 FPGA 硬件资源 |
2.2 8051 MCU 体系简介 |
2.2.1 Intel 8051 简介 |
2.2.2 Intel 8051 结构分析 |
2.2.3 Intel 8051 指令集分析 |
第三章 8051 IP Core 的设计与实现 |
3.1 8051 IP Core 整体框架描述 |
3.1.1 8051 IP Core 整体介绍 |
3.1.2 core 模块的实现 |
3.1.3 control 模块的实现 |
3.1.4 整体宏定义介绍 |
3.2 8051 IP Core 的 ALU 模块的设计 |
3.2.1 ALU 模块的整体描述 |
3.2.2 ALU 模块的信号说明 |
3.2.3 ALU 模块的详细设计 |
3.3 8051 IP Core 的 MEM 模块的设计 |
3.3.1 MEM 模块的整体描述 |
3.3.2 MEM 模块的信号说明 |
3.3.3 MEM 模块的详细设计 |
3.4 8051 IP Core 的 FSM 模块的设计 |
3.4.1 FSM 模块的整体描述 |
3.4.2 FSM 模块的信号说明 |
3.4.3 FSM 模块的详细设计 |
第四章 系统测试 |
4.1 TestBench 平台的简介 |
4.2 8051 IP Core 的 TestBench 平台的搭建 |
4.2.1 TestBench 平台的顶层 |
4.2.2 TestBench 平台的测试用例编写 |
4.2.3 TestBench 平台的参考模型 |
4.3 TestBench 平台测试小结 |
4.3.1 TestBench 测试平台的运行 |
4.3.2 TestBench 测试结果 |
第五章 结束语 |
致谢 |
参考文献 |
(5)捷联导航计算机的数据采集系统设计(论文提纲范文)
摘要 |
ABSTRACT |
第1章 绪论 |
1.1 论文研究背景 |
1.2 捷联惯导的基本概述 |
1.3 MEMS 惯性器件的现状及发展 |
1.4 导航计算机技术的简介 |
1.5 课题研究意义和主要工作安排 |
第2章 惯导系统基本理论 |
2.1 惯性导航系统的预备知识 |
2.1.1 地球的相关参数说明 |
2.1.2 常用坐标系 |
2.1.3 坐标系之间的转换 |
2.1.4 惯导系统的基本方程 |
2.2 捷联惯导系统概述 |
2.2.1 捷联惯导系统原理 |
2.2.2 四元数法 |
2.3 姿态、位置和速度的求解 |
2.3.1 姿态解算 |
2.3.2 速度解算 |
2.3.3 位置解算 |
2.4 系统误差 |
2.5 本章小结 |
第3章 捷联惯导系统的总体设计方案 |
3.1 双 CPU 设计思想 |
3.2 捷联惯导系统的规划 |
3.3 MEMS 惯性测量组合 |
3.3.1 MEMS 陀螺主要性能指标 |
3.3.2 MEMS 加速度计的主要性能和指标 |
3.3.3 MEMS 陀螺仪 |
3.3.4 MEMS 加速度计 |
3.4 MEMS 惯性传感器的误差模型 |
3.4.1 MEMS 陀螺仪误差模型 |
3.4.2 MEMS 加速度计误差模型 |
3.4.3 MEMS 陀螺仪的速率实验 |
3.4.4 MEMS 加速度计的位置实验 |
3.5 SOPC 基础及相关技术介绍 |
3.5.1 硬件描述语言 |
3.5.2 Quartus II 软件介绍 |
3.5.3 Nios II 软核处理器 |
3.5.4 Avalon 总线 |
3.5.5 FPGA 设计流程 |
3.5.6 SOPC 开发流程 |
3.6 本章小结 |
第4章 基于单片机和 FPGA 的硬件电路设计 |
4.1 导航计算机芯片的选型 |
4.1.1 FPGA 芯片选择 |
4.1.2 单片机芯片选择 |
4.2 数据采集电路的设计 |
4.2.1 I2C 总线介绍 |
4.2.2 数据采集电路的连接 |
4.2.3 液晶显示接口的设计 |
4.3 硬件平台电源电路设计 |
4.4 硬件平台存储系统的设计 |
4.5 FPGA 相关电路设计 |
4.5.1 JTAG 与 AS 配置电路设计 |
4.5.2 FPGA 复位和时钟电路设计 |
4.5.3 FPGA 与上位机通信电路设计 |
4.5.4 FPGA 与 SD 卡电路设计 |
4.6 FPGA 和单片机的接口设计 |
4.6.1 FPGA 与单片机的接口方式选择 |
4.6.2 FPGA 与单片机总线接口方式设计 |
4.6.3 FPGA 与单片机总线接口的硬件实现 |
4.6.4 双 CPU 通信仿真及其分析 |
4.7 SOPC 总体设计 |
4.8 本章小结 |
第5章 捷联导航计算机的软件设计 |
5.1 软件开发环境介绍 |
5.2 系统总体的软件设计 |
5.3 数据采集模块 |
5.4 捷联解算模块 |
5.5 FPGA 与单片机通信的软件程序设计 |
5.6 本章小结 |
第6章 系统验证调试与结果分析 |
6.1 硬件平台的主要性能 |
6.2 硬件平台的综合调试 |
6.2.1 系统的硬件测试 |
6.2.2 系统的软件测试 |
6.3 惯性敏感器件的验证 |
6.4 IMU 单元的标定实验结果分析 |
6.4.1 MEMS 陀螺仪的实验结果 |
6.4.2 MEMS 加速度计的实验结果 |
6.5 导航解算结果分析与验证 |
6.6 系统调试遇到的问题 |
6.7 本章小结 |
结论 |
参考文献 |
攻读硕士学位期间发表的论文和取得的科研成果 |
致谢 |
(6)基于微处理器的螺旋CT固件远程升级的设计与实现(论文提纲范文)
摘要 |
Abstract |
第1章 绪论 |
1.1 本课题研究背景 |
1.2 本课题研究意义 |
1.3 相关技术的发展现状 |
1.3.1 FPGA配置方案 |
1.3.2 IEEEstd.1149.1 |
1.3.3 微处理器技术 |
1.3.4 嵌入式系统发展趋势及优势 |
1.3.5 高级语言开发环境与EDA工具 |
1.4 论文的主要工作和内容安排 |
1.4.1 论文的主要工作 |
1.4.2 论文的内容安排 |
第2章 多层螺旋CT固件远程升级系统介绍 |
2.1 多层螺旋CT机的结构 |
2.1.1 病人床控制系统 |
2.1.2 主通信回路 |
2.1.3 X射线产生及高压系统 |
2.2 JTAG协议规范概述 |
2.2.1 信号引脚说明 |
2.2.2 TAP控制器 |
2.2.3 数据寄存器 |
2.2.4 指令寄存器 |
2.2.5 JTAG协议指令 |
2.2.6 数据指令多路器和数据多路器 |
2.3 Microblaze处理器结构 |
2.3.1 Microblaze处理器简介 |
2.3.2 Microblaze逻辑结构 |
2.3.3 Microblaze总线结构 |
2.4 本章小结 |
第3章 硬件整体结构设计及主要器件选择 |
3.1 硬件的整体结构设计 |
3.1.1 方案一:利用现场可编程门阵列实现远程系统升级 |
3.1.2 方案二:利用微处理器实现固件远程升级 |
3.1.3 方案选择 |
3.2 主要功能器件的选择 |
3.2.1 控制芯片的选择——ATmega8515 |
3.2.2 FPGA的选择——SpartanⅢ系列 |
3.2.3 串口接口的选择——MAX232 |
3.3 本章小结 |
第4章 多层螺旋CT固件升级板的实现 |
4.1 FPGA配置方案的实现 |
4.2 基于Xilinx ISE软件的开发流程 |
4.3 XILINX PROM配置文件(.BIT,.MCS,.XSVF)格式 |
4.3.1 BIT文件格式 |
4.3.2 MCS文件格式 |
4.3.3 XSVF文件格式 |
4.3.4 下载文件的选择 |
4.4 JTAG协议流程说明 |
4.4.1 TAP端口时序 |
4.4.2 JTAG接口的设计与实现 |
4.5 数据选择模块的设计 |
4.6 主控制模块(MCU)的设计 |
4.6.1 串行接口模块 |
4.6.2 MCU数据接收模块 |
4.7 MCU实现JTAG协议中的状态机 |
4.8 软件设计 |
4.8.1 软件的总体设计 |
4.8.2 擦除操作的实现 |
4.9 FPGA的嵌入式系统模块 |
4.10 印刷电路板设计 |
4.11 本章小结 |
第5章 系统验证 |
5.1 验证方案介绍 |
5.2 系统验证 |
5.3 本章小结 |
第6章 总结与讨论 |
6.1 本文贡献 |
6.2 本文不足与后续工作 |
6.3 本文展望 |
参考文献 |
致谢 |
(7)电离层斜向和斜向返回探测系统关键技术研究(论文提纲范文)
摘要 |
ABSTRACT |
第一章 绪论 |
1.1 本文的研究背景 |
1.1.1 电离层简介 |
1.1.2 无线电探测电离层的历史 |
1.1.3 地基无线电探测电离层的方法 |
1.2 电离层斜向探测和斜向返回探测研究的发展现状 |
1.2.1 电离层斜向探测研究的发展现状 |
1.2.2 电离层斜向返回探测研究的发展现状 |
1.3 本文研究动机及目标 |
1.4 本文主要研究内容和结构 |
第二章 武汉电离层斜向返回探测系统 |
2.1 WIOBSS的基本探测原理 |
2.1.1 双时响应函数和散射函数的测量 |
2.1.2 脉间二相编码脉冲压缩探测波形 |
2.1.3 等间隔收发探测体制 |
2.2 WIOBSS的性能特点 |
2.2.1 WIOBSS的硬件结构 |
2.2.2 WIOBSS的软件结构 |
2.2.3 WIOBSS的主要性能指标 |
2.3 本章小结 |
第三章 WIOBSS发射通道的设计与实现 |
3.1 软件无线电技术 |
3.1.1 软件无线电技术的提出 |
3.1.2 软件无线电技术的特点以及系统结构 |
3.1.3 软件无线电技术在电离层探测中的应用 |
3.2 WIOBSS发射通道的特性分析 |
3.2.1 第一代WIOBSS发射通道存在的缺点 |
3.2.2 第二代WIOBSS发射通道存在的缺点 |
3.3 基于计算机并口的发射通道的设计与实现 |
3.3.1 硬件的设计与实现 |
3.3.2 控制软件的设计与实现 |
3.3.3 实验结果分析 |
3.4 新一代WIOBSS发射通道的设计与实现 |
3.4.1 硬件的设计与实现 |
3.4.2 控制软件的设计与实现 |
3.4.3 实验结果分析 |
3.5 本章小结 |
第四章 武汉电离层斜向探测系统的设计与实现 |
4.1 WRIOSS的设计与实现 |
4.1.1 WRIOSS硬件的设计与实现 |
4.1.2 WRIOSS软件的设计与实现 |
4.2 WRIOSS的同步设计与实现 |
4.2.1 WRIOSS空间同步的设计与实现 |
4.2.2 WRIOSS对频率同步的需求分析 |
4.2.3 WRIOSS对时间同步的需求分析 |
4.2.4 WRIOSS中时间、频率同步的实现 |
4.3 WRIOSS的实验设计及实验结果分析 |
4.3.1 闭环实验 |
4.3.2 近场实验 |
4.3.3 远距离探测实验 |
4.3.4 收发互换斜向探测实验 |
4.4 本章小结 |
第五章 PXI总线接口的设计与实现 |
5.1 新一代WIOBSS的系统总线选择 |
5.1.1 各类工业控制总线的性能比较 |
5.1.2 新一代WIOBSS对系统总线的需求分析 |
5.2 PXI总线概述 |
5.2.1 PXI总线的硬件规范 |
5.2.2 PXI总线的软件规范 |
5.2.3 PXI总线与PCI总线的联系 |
5.3 PCI总线与PXI总线接口电路的设计与实现 |
5.3.1 PCI总线接口的实现方案 |
5.3.2 PCI总线接口芯片PCI9054介绍 |
5.3.3 PCI总线和PXI总线接口电路的实现 |
5.3.4 FPGA端的程序设计与实现 |
5.4 PXI总线接口驱动程序的设计与实现 |
5.4.1 驱动程序的开发 |
5.4.2 驱动程序的安装与调试 |
5.5 实验结果分析 |
5.6 本章小结 |
第六章 基于ADS的WIOBSS硬件平台建模与仿真 |
6.1 ADS在系统硬件平台建模仿真中的优势 |
6.2 基于ADS2006A的WIOBSS发射通道的建模和仿真 |
6.2.1 信号发生器模型的建立 |
6.2.2 放大器模型的建立 |
6.2.3 滤波器模型的建立 |
6.2.4 整个发射通道硬件平台的建模与仿真 |
6.3 仿真结果分析 |
6.4 本章小结 |
第七章 总结与展望 |
7.1 本文工作总结 |
7.2 本文工作展望 |
参考文献 |
作者攻读博士期间参与项目与论文成果 |
致谢 |
(8)单片机+FPGA体系在中继群开发中的应用(论文提纲范文)
1 引言 |
2 中继群的技术原理 |
2.1 帧定位 |
2.2 信令 |
2.3 随路信息 |
3 单片机+FPGA结构体系应用 |
3.1 FPGA程序设计 |
3.2 单片机程序设计 |
4 结束语 |
(9)大庆油田动态测井地面数字化技术研究与应用(论文提纲范文)
1 绪论 |
1.1 大庆油田信息化建设发展历程 |
1.2 大庆油田信息化建设的发展战略 |
1.3 大庆油田上游生产信息建设情况 |
1.4 油田动态测井地面数字化技术现状 |
1.5 油田动态测井地面数字化技术发展历程 |
1.6 技术研究的主要内容 |
1.7 技术研究的创新点 |
2 地面数字化技术的设计思想 |
2.1 总体方案设计思想 |
2.2 硬件系统总体方案设计 |
2.3 软件总体方案设计 |
2.4 数字化技术研究与实践 |
2.5 设计中采用的新技术 |
3 地面数字化技术硬件系统的开发与实现 |
3.1 数据处理子系统 |
3.2 采集子系统 |
3.3 地面数字化技术信号调整子系统 |
3.4 电源子系统 |
3.5 辅助子系统 |
4 地面数字化技术软件系统的开发与实现 |
4.1 软件系统特点 |
4.2 虚拟仪器驱动程序 |
4.3 UL2000 通用测井软件 |
4.4 超声成像测井软件 |
4.5 C/O 能谱测井软件 |
4.6 环空测井软件 |
4.7 氧活化测井软件 |
5 地面数字化仪器指标检测 |
5.1 动态测井地面数字化技术系统综合性能指标 |
5.2 动态测井地面数字化技术系统性能指标检测 |
6 地面数字化技术现场试验 |
6.1 现场实验概况 |
6.2 现场实验及资料分析对比 |
6.3 现场实验结论 |
7 动态测井地面数字化技术综合应用 |
7.1 在测井数据传输与成果外报中的应用 |
7.2 在国内油田技术服务中的应用 |
8 结束语 |
致谢 |
参考文献 |
附录 |
(10)基于FPGA与PC/104的导航计算机系统设计(论文提纲范文)
摘要 |
Abstract |
第一章 绪论 |
1.1 研究背景与需求分析 |
1.2 导航计算机的发展现状 |
1.3 嵌入式实时操作系统在导航系统中的应用 |
1.4 本文组织结构 |
第二章 系统总体设计 |
2.1 引言 |
2.2 需求分析 |
2.2.1 功能需求 |
2.2.2 性能需求 |
2.3 总体架构设计 |
2.3.1 数据采集模块 |
2.3.2 导航解算模块 |
2.4 器件选型 |
2.4.1 FPGA选型 |
2.4.2 PC/104 选型 |
2.5 软件开发环境 |
2.6 本章小结 |
第三章 基于FPGA的数据采集系统设计 |
3.1 引言 |
3.2 总体设计 |
3.2.1 AXI总线简介 |
3.2.2 FPGA顶层设计 |
3.3 串口数据解析IP核 |
3.3.1 异步串行通讯标准 |
3.3.2 异步串行数据解析IP核设计 |
3.4 加表脉冲计数IP核 |
3.4.1 I/F变换简介 |
3.4.2 脉冲计数IP核设计 |
3.5 双口RAM IP核 |
3.5.1 双口RAM介绍 |
3.5.2 Vivado中双口RAM的使用 |
3.6 PC/104 接口IP核 |
3.6.1 接口信号介绍 |
3.6.2 功能实现 |
3.7 基于μC/OS-Ⅲ的数据整合系统 |
3.7.1 μC/OS-Ⅲ操作系统简介 |
3.7.2 功能设计与应用软件开发 |
3.8 本章小结 |
第四章 基于PC/104 的导航解算系统设计 |
4.1 引言 |
4.2 Vx Works移植与开发 |
4.2.1 启动过程分析 |
4.2.2 BSP配置 |
4.2.3 开发环境搭建 |
4.2.4 应用软件开发 |
4.3 捷联导航算法设计 |
4.3.1 预备知识 |
4.3.2 纯惯性解算过程 |
4.3.3 误差传播方程 |
4.4 零速修正算法设计 |
4.4.1 卡尔曼滤波 |
4.4.2 零速修正模型 |
4.5 初始对准算法设计 |
4.5.1 粗对准 |
4.5.2 精对准 |
4.6 本章小结 |
第五章 实验测试 |
5.1 引言 |
5.2 数据采集稳定性测试 |
5.3 导航解算精度测试 |
5.3.1 IMU选型 |
5.3.2 静基座纯惯性精度测试 |
5.3.3 零速修正测试 |
5.4 精度分析 |
5.5 本章小结 |
第六章 总结与展望 |
6.1 总结 |
6.2 展望 |
致谢 |
参考文献 |
攻读硕士期间发表的论文 |
四、单片机+FPGA体系在中继群开发中的应用(论文参考文献)
- [1]基于DMB的LED屏驱动电路设计[D]. 陈雪飞. 重庆邮电大学, 2020(02)
- [2]5G网络技术对提升4G网络性能的研究[J]. 刘奕. 数码世界, 2020(04)
- [3]基于FPGA的TFT液晶显示模组测试系统的设计与实现[D]. 盛湘远. 中国科学院大学(工程管理与信息技术学院), 2014(03)
- [4]基于FPGA的8051 IP CORE设计[D]. 魏腾飞. 西安电子科技大学, 2013(02)
- [5]捷联导航计算机的数据采集系统设计[D]. 汪振国. 哈尔滨工程大学, 2013(04)
- [6]基于微处理器的螺旋CT固件远程升级的设计与实现[D]. 杨旭. 东北大学, 2009(06)
- [7]电离层斜向和斜向返回探测系统关键技术研究[D]. 石书祝. 武汉大学, 2009(05)
- [8]单片机+FPGA体系在中继群开发中的应用[J]. 周建. 移动通信, 2003(S2)
- [9]大庆油田动态测井地面数字化技术研究与应用[D]. 聂锐利. 中国地质大学(北京), 2006(08)
- [10]基于FPGA与PC/104的导航计算机系统设计[D]. 杨文强. 东南大学, 2020(01)