一、Two Methods of AES Implementation Based on CPLD/FPGA（论文文献综述）
汪洋[1]（2021）在《基于FPGA分组密码算法的侧信道分析与研究》文中研究指明侧信道分析作为当前密码学的热门研究方向,利用密码芯片执行中产生的泄漏信息,通过建立合适的泄漏模型,破解加密设备中密钥信息。随着侧信道分析方法的迅速发展,对当今信息安全带来巨大的挑战。因此研究侧信道分析方法,保护密码芯片避免被入侵,意义重大。本文利用FPGA（Field Programmable Gate Array,场可编程逻辑门阵列）密码芯片平台,针对 AES（Advanced Encryption Standar,高级加密标准）和 DES（Data Encryption Standard,数据加密标准）两种流行的分组算法,对传统侧信道分析方法进行了实验,提出改进的算法,密码攻击效果达到进一步优化。本文的主要工作和创新点如下:（1）本文中利用FPGA开发板进行软硬件设计,搭建了全自动电磁采集平台。该平台功能完善,采集效率高,灵活度显着。另外,本文利用数字IC软件搭建了侧信道功耗仿真采集平台,该平台不需要大量的硬件设备,仅使用PC即可完成侧信道仿真数据的采集。（2）本文使用CPA（Correlation Power Analysis,相关性能量分析）和LRA（Linear Regression Analysis,线性回归分析）无监督侧信道分析方法进行侧信道分析。针对AES和DES加密算法建立了汉明距距离模型,利用分而治之的方法完成所有密钥的恢复。本文在CPA和LRA实验的基础上,提出了基于CPA和LRA的联合攻击方法。实验结果表明联合攻击的效果比单独使用CPA或LRA的方法效果更优。（3）本文利用时频特征组和SVM（Support Vector Machine,支持向量机）多分类方法,设计了有监督侧信道攻击方法并进行侧信道分析。针对AES和DES加密算法建立了汉明距比特模型,对分组密钥的最后一段子密钥进行了攻击。本文提出了基于时频域特征提取和动态滑动窗的时频特征组构造方法,再利用PCA数据降维方法进行降维后进行SVM多分类攻击。实验结果表明基于时频特征组的SVM多分类攻击效果优于TA或SVM多分类攻击。
甘罕[2]（2020）在《基于密码芯片的旁路攻击方法研究》文中进行了进一步梳理密码芯片是密码算法的载体,用于保护隐私数据,常应用于ATM机、银行卡、服务器、智能卡等各种设备。在密码芯片安全问题的研究中,除了对密码算法的缺陷和漏洞问题研究,旁路攻击方法的研究也成为了广大学者的关注的焦点。旁路攻击方法可利用密码芯片工作时泄露的物理信息有效破解密钥,攻击效果显着。密码芯片的旁路攻击研究是一种风险评估,利于密码算法的完善,同时利于芯片内部结构及安全性能的优化。本文搭建了旁路信息采集系统,优化了旁路信息的对齐方法,提出了最佳采集策略,以高级加密标准（Advanced encryption standard,AES）和RC4加密算法为目标,分别对电磁分析、功耗分析、模板攻击、机器学习四类攻击方法进行了优化。论文的主要工作及创新点如下所述。1)针对捕获的旁路泄露信号存在时间偏移的问题,提出了一种信号对齐方法,以增强攻击效力。相关对齐法利用两条曲线片段的相关系数实现曲线的对齐,但是它存在相关系数局部最大的问题,这使得曲线存在局部对齐的现象。因此本文提出了一种双峰相关对齐法,将双峰中的一段片段用于数据平移量的确定,另外一个片段用于监测后半段曲线的对齐效果。实验结果证实了相关对齐法存在局部对齐的问题,同时证实了新方法的可行性。从数据对齐前后的攻击结果对比可以看出:后者的攻击效果在尖峰相关系数幅值和密钥猜测成功率两方面均有提升。相关电磁曲线的尖峰幅值增加了 75%,同时某一字节密钥的成功率由0变为100%。同时针对不同测量策略对电磁分析的影响进行实验分析并进行了理论验证。2)以传统AES加密算法为攻击目标,对不同泄露模型下的差分功耗分析（Differential Power Analysis,DPA）进行优化。在单比特-DPA攻击中,分析了不同比特所泄露的信息对攻击的影响,确定了最佳攻击方案。随后提出了一种全新的多比特模型设计方案:七比特-DPA攻击方法,并从理论、实验两方面验证了算法的可行性。该方法有效地利用了多个比特的泄露信息,有效地提高了攻击效果。较之单比特-DPA攻击,新方法的尖峰幅值增加了 101%。3)插入随机操作的 AES（AES with random progress interrupts,AES-RPIs）加密算法使得旁路信号的噪声增加,从而削弱旁路攻击的效果。针对噪声的频率具有不确定性的问题,本文提出了基于经验模态分解（Empirical Mode Decomposition,EMD）的相关功耗分析（Correlation Power Analysis,CPA）攻击方法。新方法将复杂信号分解为多个不同时间尺度的局部特征信号并作为实际泄露模型实施CPA攻击以增强攻击效果。同时提出了一种攻击效果评估方案,利用尖峰对比度对尖峰进行了有效放大。实验证明新方法的攻击效果显着:其尖峰对比度相比传统EMD增加了 64%,同时比传统CPA攻击增加了 3.46倍。4)以AES-RPIs加密算法为目标,针对随机干扰插入位置未知、差分曲线或者相关性曲线的尖峰未知的极端情况,提出了一种盲式带滑动窗的 CPA（Sliding window CPA,SW-CPA）攻击方法。盲式 SW-CPA 攻击方法无须参考尖峰的位置,直接对分散的原始功耗曲线的信息进行聚合。同时采用遍历滑动窗的形式确保叠加效果最优,更符合实际情况。同时采用了两组数据对算法的攻击效果进行了实验分析。在第一组数据的攻击结果中,较之CPA,新方法得到的尖峰增幅范围在2.98～7.32倍,较之SW-CPA,增幅范围在1.96～5.25倍。在攻击成功率为100%的情况下,新方法所消耗的曲线数量比传统方法降低了 15%。5)在对AES-RPIs加密算法的攻击中,提出了一种基于压缩能量熵的SW-CPA方法,通过滑动窗对分散信息进行了叠加处理,同时将曲线划分为多个片段,得到了压缩后的能量熵,使有效信息聚焦,削弱了随机操作（random progress interrupts,RPIs）的影响。新方法能够有效降低随机干扰对加密算法的指令操作的泄露规律的影响。首先通过理论推导证实了算法的可行性,随后分别从数据复杂度、尖峰幅值两方面对攻击效果进行了实验验证。结果表明新方法的攻击效果良好。在第一组数据的分析中,较之CPA攻击,新方法的尖峰增幅范围3.89-9.51倍,较之SW-CPA的增幅范围在2.64-5.89倍。当攻击成功率为100%,新方法所消耗的曲线数量比其它方法降低了 35%。6)在基于贝叶斯的模板攻击研究中,提出了两种兴趣点的筛选方法,将兴趣点进一步筛选以构建模板。同时研究了模板构建的数据量、模板匹配的数据量以及兴趣点的选取对攻击效果的影响,从而确定了模板的最佳构建和匹配方案。在机器学习攻击方面,提出了一种独立成分分析（Independent component analysis,ICA）和主成分分析（principal component analysis,PCA）混合方法,充分利用了旁路信息的特征,削弱了数据间的高阶相关,提高了预测成功率。实验结果表明:在不同维度下,与PCA方法相比,ICA方法的分类成功率的增幅范围为:11.1%～230%,混合算法的增幅范围为:33.3%～230%。在数据量消耗相同条件下,混合算法的预测成功率比PCA增加了 6.69倍,ICA方法比PCA增加了 5.15倍。
聂春梅[3]（2020）在《复杂场景下的雷达杂波实时模拟》文中提出经过历代雷达工作者的努力,雷达相关产品性能日益提高,同时,这也对杂波模拟方面提出更高的要求。鉴于水陆结合、城乡交界、存在大型人造散射点等多种杂波类型共存区域的巨大的经济价值、军事价值及其电磁环境的多变性,对此类场景的杂波模拟日渐成为今后杂波模拟课题的重要目标和热点方向,也是杂波模拟领域的难点工作。本课题研究的重点是多种杂波类型共存的复杂场景下雷达杂波的快速模拟。基于复合高斯型杂波模型,笔者给出一种形状参数取值可为非（半）整数的复杂场景杂波模拟方法。文中采用DSP+FPGA架构,完成了满足大量杂波数据产生、处理与传输需求的高速模拟板的搭建工作;结合相关软件设计,形成了支持基于单一统计量的传统杂波模型以及K分布、Pareto分布等复合高斯型杂波模型的杂波快速模拟系统,测试结果表明系统具有良好的性能。针对复杂场景杂波特性过于复杂的问题,本文研究了复杂场景杂波组成类型,并对海杂波、地杂波及气象杂波特性进行简单介绍;重点分析了现有复杂场景杂波建模方法,总结相关适用特性及优缺点。在传统复合高斯型杂波模拟形状参数取值局限的基础上,提出对应解决方案,大量仿真实验证明该方案有效解决了复合高斯型杂波模型形状参数取值仅为（半）整数的问题,提高了复杂场景杂波模拟精准概率。文中给出详细的复杂场景杂波数据模拟流程,完成基于复合高斯型的复杂场景杂波建模。针对复杂场景杂波数据模拟速度过慢的问题,本文设计了以高性能DSP处理器TMS320C6678为核心的高速模拟板,模拟板内置FPGA及其他相关组件,其优越的处理性能,支持大批量杂波数据的实时模拟、处理与传输任务。基于SYS/BIOS的复杂场景下杂波模拟算法,针对性地提出多种本文算法设计过程中可用的实时性优化技巧,有效提高系统实时性能。结合高性能多核处理器的实际情况,针对复杂场景杂波模拟任务给出合理的设计方案。最后,基于本文设计系统完成各模块测试验证工作。重点测试数据传输模块的SRIO通信情况,杂波生成模块模拟K、Pareto等复合高斯型杂波数据的准确性与实时性能。基于IPIX实测数据验证了本文系统在模拟海杂波、地杂波并存的滨海域复杂场景下杂波数据的可行性。
董晓飞[4]（2020）在《混合加密系统的实现安全性评估研究》文中提出加密系统分为对称加密系统和非对称加密系统,但是单独使用其中一个会遇到安全性或效率问题。因此,为了同时保证安全性和效率,现代加密系统将对称加密系统和非对称加密系统结合,形成了混合加密系统。混合加密系统一般分为两个阶段:基于公钥加密算法的密钥协商阶段和基于对称加密算法的数据加密阶段。但是,面对量子计算机的威胁,像RSA（Rivest,Shamir,Adleman）和ECC（Elliptic Curve Cryptography）之类的传统的公钥加密算法也不再安全,因此以后量子密码算法替代传统的公钥加密算法成为现代混合加密系统的必然趋势。本文基于三种实际的密码芯片,从旁路分析的角度对现代混合加密系统进行全面的实现安全性评估,旨在从攻防两端提高现代加密系统的安全性。首先,本文对混合加密系统的第一阶段——密钥协商阶段进行了安全性评估。我们以美国国家标准局征集的后量子密码算法——超奇异同源椭圆曲线密码算法为例,提出了一种差分电磁旁路攻击方法,来恢复密钥协商阶段的私钥。在此基础上,本文提出了一种基于窗口的抗差分电磁旁路攻击的防御策略,来保护超奇异同源椭圆曲线后量子密码算法的安全性。然后,对于混合加密系统的第二阶段——数据加密阶段,针对最常用的对称加密算法AES（Advanced Encryption Standard）算法,我们提出了三种时序加扰防护策略,来防御传统的差分功耗分析攻击。在此基础上,本文提出了一种基于小波分析的针对随机时序加扰防护的攻击框架来恢复对称加密算法的密钥,包括小波去噪,小波对齐和小波密钥恢复,并对该小波攻击框架的性能与效果进行了全面的评价与分析。通过该研究,发现混合加密系统的两个阶段都可能会受到旁路分析攻击威胁,其在实际密码芯片上的实现的安全性需要受到更多重视。本文的创新点在于在三种不同的密码芯片平台——8位通用微处理器、ARM处理器以及FPGA（Field Programmable Gate Array）上,分别对后量子密码算法和加有时序加扰防护的对称加密算法提出了有效的攻击方法,并为后量子密码算法提出了抗旁路分析攻击的防护策略,为混合加密系统的安全性研究提供了理论和实践上的指导作用。
赵一鹤[5]（2020）在《基于FPGA的车载雷达信号处理系统的设计与实现》文中指出车载雷达具有机动性能强、设备集成度高等优点,在遇到突发状况时可以快速地隐蔽并转移,具有较强的生存能力,因此被广泛地应用于现代高科技战争中。论文设计并实现了基于FPGA的车载雷达信号处理系统。首先,本文介绍了雷达信号处理系统的相关算法理论,并对各个算法的功能和性能进行仿真,为后续的系统设计与实现奠定了理论基础;其次,根据设计指标确定雷达信号处理系统的总体方案,其中包括雷达整机工作流程、信号处理算法方案及硬件方案;然后,在FPGA平台上对信号处理算法进行了设计与实现,包括带通采样、数字正交解调、多普勒补偿、脉冲压缩、动目标检测、恒虚警检测等模块;最后,在信号处理硬件平台上对信号处理算法进行调试,确认无误后进行雷达系统的验证。实验结果表明,车载雷达信号处理系统工作正常,信号处理算法设计满足要求。
卞荣臻[6]（2019）在《基于机器学习的硬件木马检测方法研究》文中研究表明近年来,硬件木马的出现,成为信息安全领域密切关注的新兴安全问题。本文首先综述了硬件木马的研究背景以及硬件木马检测工作的研究现状。然后,本文开展了三项创新性研究工作,研究内容及主要贡献如下:1)基于协同训练的免参考芯片硬件木马检测方法本文提出了基于协同训练的免参考芯片硬件木马检测方法。所提方法采用协同训练的方法从不准确的仿真模型和无标签的待测生产芯片构建精确的检测方法。所提方法首先使用电路设计的仿真信息训练两个分类算法。在测试阶段,训练的分类器对实际生产的芯片进行检测并添加检测标签。紧接着,两个分类器分别从待测芯片集中筛选出符合要求的芯片,添加标签并加入另一个分类器的训练集以进一步训练另一个分类器。经过几次迭代,所提方法能够得到稳定提升的检测结果。为克服工艺偏差和噪声,本文采用偏最小二乘法对实测数据进行信号处理。实验结果表明,所提方法能够以较高的检测精度和硬件木马检测率检测出未知的硬件木马。2)基于聚类分析的免参考模型硬件木马检测方法本文提出了基于聚类分析的免参考模型硬件木马检测方法,并将免参考模型的硬件木马检测问题建模为两种检测模型:划分检测模型和异常检测模型。本文还提出了基于互信息的聚簇标记指数来确定聚类分簇的标签信息。实验结果表明,所提方法在无参考模型的困难硬件木马检测场景中能够得到良好的检测结果。3)抗不可信测试方的新型聚类集成硬件木马检测方法本文首次考虑到测试方不可信的问题,并提出了两类测试方攻击模型及一种对抗性测试数据修改方法。然后,本文提出了基于聚类集成的硬件木马检测方法来对抗不可信测试方。在测试阶段,每个测试方获得待检测芯片的基本检测结果。然后,采用所提出的混合聚类集成方法整合每个测试方的基本检测结果并获得最终的集成检测结果。为克服工艺偏差和噪声,本文采用基于无监督相关性的特征选择方法对检测芯片的实测数据进行信号处理。此外,本文对以下关键问题进行了理论分析:必要的测试方数量、所提方法的时间开销和计算开销、如何采用提出的多样性分析方法选择基础聚类算法、聚类集成方法优于多数投票方法的原因。实验结果表明,所提方法能够鲁棒地抵抗不可信测试方的恶意修改,并且能够高精度地检测出硬件木马。
陈彦龙[7]（2013）在《基于FPGA的AES算法数据加解密设计》文中研究说明进入21世纪,信息的快速发展与全球化给人们带来了方便,但是,随着黑客入侵、木马病毒、网络攻击等方面的威胁使得信息安全也面临着巨大的挑战。政府和个人的信息会遭到窃取和传播,给人们的工作和生活带来了巨大的威胁。因此,在信息化的社会,信息安全受到了前所未有的重视,如何保证数据安全具有极其重要的意义。AES算法是美国提出的加密算法,其安全性、可靠性强,便于对数据的加解密,而且不容易被破解,现如今被业界和政府部门广泛采用。本论文主要研究目的是基于FPGA器件对AES算法进行优化设计,从而完成对数据加密与解密系统的设计。本文主要讨论了AES算法的基本原理、结构,对该算法进行详细的分析和优化。详细的介绍了AES算法实现数据加解密的主要过程,并给出了设计各模块的方法和步骤。提出用Verilog HDL语言来描述该算法的硬件实现,并利用Quartus Ⅱ、Modelsim等开发环境平台对AES算法加以仿真与验证。
冉飞[8]（2010）在《基于XTS-AES的主机加密卡的FPGA的设计与实现》文中认为随着存储技术和网络技术的发展,信息的存储安全越来越受到重视。数据作为整个存储系统的核心,对数据的保护是存储安全的重点。IEEE计算机安全委员会提出了专门用于存储加密的P1619协议,该协议采用XTS-AES算法。本文根据P1619协议,完成硬件加密卡的设计和实现。本文首先介绍了可调分组密码技术,分析了可调分组密码的三种构造方案。具体研究了基于XEX构造方案的XTS-AES加解密算法。在研究XTS-AES具体实现流程的基础上,实现了基于PCIE接口的主机加密卡。首先,完成了整个系统的FPGA设计方案,将系统设计为密钥交互,加解密算法处理两个部分:交互部分采用PCIE的DMA传输模式,将传输FPGA的密钥和待处理的数据分别存入RAM和FIFO之中,供加解密模块使用;加解密部分实现XTS-AES算法。其次,根据本加密卡的实际需要,改进了实现AES硬件实现方式,通过采用一种新的部分流水线的方式,成功的实现了XTS-AES电子密码本（ECB）模式下的FPGA硬件加密。最后,完成了所有模块的功能仿真,以xilinx ml555开发板为样机,完成了加密卡在实际环境下的测试。通过在实际环境测试下抓取的数据与P1619协议所提供的正确的测试用例数据进行比较,验证了该加密卡能够正确的完成XTS-AES的硬件加解密。区别于传统的加密设备,该加密卡是一种满足P1619协议,专用于存储系统的加密设备。
傅佩龙[9]（2010）在《密码算法硬件快速实现技术研究》文中研究表明密码算法作为信息安全的重要基础,在信息的传输方面有着至关重要的作用。与软件实现方式相比,密码算法的硬件实现在性能方面具有比较大的优势。本文以FPGA作为硬件基础,对AES算法和Luffa算法的实现进行研究,展示密码算法在FPGA上快速实现的思路。本文对AES算法轮函数的结构进行深入研究,把列混合分为两级并改动行移位的位置,以新的轮函数结构代替传统的轮函数结构;利用BlockRAM和组合逻辑两种方式实现字节代换操作。通过充分利用流水线技术使AES算法在xc5vlx85器件上的实现在性能和资源利用率上都超过了现有文章中相同器件上的AES设计。本文还对Luffa算法的FPGA实现进行研究。通过五种不同的方式实现其轮函数来分析Luffa算法在FPGA上实现的性能。根据结果总结出具有反馈结构的密码算法在FPGA上实现的特点以及有效实现方式。
王莉[10]（2007）在《密码算法的可重构系统实现研究》文中认为可重构计算系统结合了微处理器的软件灵活性和专用ASIC的高效性,具有软件和硬件实现两者的优点。可重构密码系统可以根据需要来改变系统结构以适应不同的应用领域和安全性场合,具有很大的灵活性。密钥可以灵活修改,更减小了安全系统失密的可能性。本文主要研究密码算法的可重构系统实现技术,从系统的可重构性和安全性角度出发设计DES、AES密码系统。本文首先介绍可重构计算技术和密码实现技术的研究现状、意义,分析目前存在的问题,然后在DES、3-DES和AES算法的理论基础上,设计密码算法的可重构系统,采用可重构计算技术来实现密码算法的硬件化。本文提出了基于遗传算法的改进3-DES可重构密码系统、基于遗传算法的AES加密系统和AES-128,AES-192,AES-256可重构密码系统三种系统,并在FPGA上对系统进行设计实现和验证。其中可重构硬件的设计和开发是基于Handel-C语言和DK编译环境。整个实验系统基于PC机系统环境运行,上层控制软件设计采用Visual C++环境开发。在Virtex-E系列FPGA上成功实现了本文设计的这三个系统,并对系统进行仿真,验证;结果表明,基于遗传算法的密码算法可重构实现系统安全性高,实现速度快,硬件资源少,灵活性高,可以适用于系统更新和满足不同用户需求。而AES-128,AES-192,AES-256可重构密码系统的资源利用率高,实现速度快,实现简单。
二、Two Methods of AES Implementation Based on CPLD/FPGA（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、Two Methods of AES Implementation Based on CPLD/FPGA（论文提纲范文）
（1）基于FPGA分组密码算法的侧信道分析与研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究状况 |
| 1.3 主要创新点 |
| 1.4 论文主要内容及安排 |
| 第二章 侧信道泄漏原理和分组密码算法 |
| 2.1 侧信道泄漏原理 |
| 2.1.1 功耗泄漏原理 |
| 2.1.2 电磁泄漏原理 |
| 2.2 分组密码算法设计 |
| 2.2.1 AES加密算法 |
| 2.2.2 DES加密算法 |
| 2.3 本章小结 |
| 第三章 侧信道硬件平台和仿真平台搭建 |
| 3.1 FPGA加密算法的Verilog设计与实现 |
| 3.1.1 FPGA加密算法的Verilog设计 |
| 3.1.2 FPGA加密算法的Verilog实现 |
| 3.2 数据采集平台搭建及其自动化 |
| 3.2.1 FPGA电磁采集平台 |
| 3.2.2 数字IC功耗仿真平台 |
| 3.3 本章小结 |
| 第四章 无监督的侧信道分析方法 |
| 4.1 基于CPA的攻击方法 |
| 4.1.1 基于汉明距的相关系数方法分析 |
| 4.1.2 CPA侧信道分析实验 |
| 4.2 基于LRA的攻击方法 |
| 4.2.1 多字节线性回归方法分析 |
| 4.2.2 LRA实验与分析 |
| 4.3 基于CPA和LRA的联合攻击方法 |
| 4.3.1 CPA和LRA的局限性 |
| 4.3.2 CPA和LRA联合攻击实验与分析 |
| 4.4 本章小结 |
| 第五章 有监督的侧信道分析方法 |
| 5.1 模板攻击与支持向量机 |
| 5.1.1 经典模板攻击 |
| 5.1.2 支持向量机 |
| 5.2 数据降维与特征提取 |
| 5.2.1 PCA数据降维 |
| 5.2.2 时频域信号特征提取 |
| 5.3 实验与数据分析 |
| 5.3.1 模板攻击实验 |
| 5.3.2 SVM多分类实验 |
| 5.3.3 实验数据分析 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 工作总结 |
| 6.2 工作展望 |
| 参考文献 |
| 致谢 |
（2）基于密码芯片的旁路攻击方法研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 旁路攻击介绍 |
| 1.3 旁路攻击的研究现状 |
| 1.3.1 攻击算法的研究 |
| 1.3.2 传统加密算法的攻击方法的优化 |
| 1.3.3 针对带有防御措施的加密算法的攻击优化 |
| 1.3.4 旁路攻击研究领域的延伸 |
| 1.4 目前旁路分析研究中存在的公开性问题 |
| 1.5 本文主要研究内容及章节安排 |
| 1.5.1 课题来源 |
| 1.5.2 研究内容 |
| 1.5.3 论文的创新点 |
| 1.5.4 章节安排 |
| 第二章 基于单片机的电磁分析攻击策略优化 |
| 2.1 AES密码算法的安全性分析 |
| 2.1.1 密码算法的安全性分析 |
| 2.1.2 AES密码算法的特点 |
| 2.1.3 密码算法的攻击效果评判指标 |
| 2.2 旁路信息的采集 |
| 2.2.1 电磁信息泄漏机理 |
| 2.2.2 旁路采集系统 |
| 2.2.3 旁路信息采集方法 |
| 2.3 旁路信号的预处理 |
| 2.3.1 一种双峰相关对齐法的提出 |
| 2.3.2 相关电磁分析攻击 |
| 2.3.3 信号对齐效果的实验验证 |
| 2.4 电磁分析攻击影响因素的研究 |
| 2.4.1 不同型号探头对CEMA的影响分析 |
| 2.4.2 采集点对攻击效果的分析 |
| 2.4.3 采集距离对攻击效果的分析 |
| 2.5 本章小结 |
| 第三章 DPA和CPA攻击算法的优化研究 |
| 3.1 功耗信息的泄露机理 |
| 3.2 单比特DPA攻击的最佳方案 |
| 3.2.1 DPA攻击原理 |
| 3.2.2 单比特模型 |
| 3.2.3 不同比特的泄露信息对攻击效果的分析 |
| 3.3 一种七比特-DPA攻击算法的提出 |
| 3.3.1 七比特模型的构建 |
| 3.3.2 不同模型的攻击效果验证与分析 |
| 3.3.3 不同区分函数的攻击效果实验与分析 |
| 3.4 针对AES-RPIs算法的CPA攻击的噪声弱化研究 |
| 3.4.1 基于EMD算法的CPA攻击算法的提出 |
| 3.4.2 一种峰值对比度的攻击效果评估方法 |
| 3.4.3 不同IMF的CPA攻击对比实验 |
| 3.4.4 模拟无噪声环境下的EMD攻击分析 |
| 3.4.5 模拟噪声环境下的EMD攻击分析 |
| 3.5 本章小结 |
| 第四章 针对AES-RPIS加密算法的SW-CPA攻击优化 |
| 4.1 AES-RPIs防御效果的实验验证与分析 |
| 4.1.1 SW-DPA的攻击原理 |
| 4.1.2 RPIs对CPA攻击的影响分析 |
| 4.2 AES-RPIs加密算法的传统攻击方法分析 |
| 4.2.1 SW-CPA的攻击原理 |
| 4.2.2 CPA与SW-CPA攻击效果对比 |
| 4.2.3 SW-DPA与SW-CPA对比 |
| 4.3 盲式SW-CPA算法的提出 |
| 4.3.1 SW-CPA遇到的问题 |
| 4.3.2 两种攻击方法的介绍 |
| 4.3.3 新方法的攻击阐述 |
| 4.3.4 不同算法的尖峰幅值对比实验 |
| 4.3.5 不同算法的成功率对比实验 |
| 4.4 基于压缩能量熵的SW-CPA攻击方案 |
| 4.4.1 基于压缩能量熵的SW-CPA算法的提出 |
| 4.4.2 不同算法的尖峰幅值对比实验 |
| 4.4.3 参数影响实验 |
| 4.4.4 不同算法的成功率对比实验 |
| 4.5 本章小结 |
| 第五章 模板攻击方法与SVM算法的优化 |
| 5.1 基于功耗信息的模板攻击优化 |
| 5.1.1 模板攻击分析方法 |
| 5.1.2 兴趣点筛选方法的提出 |
| 5.2 模板攻击实验分析 |
| 5.2.1 模板构建和模板匹配的数据量对攻击的影响分析 |
| 5.2.2 兴趣点对攻击的影响分析 |
| 5.3 基于电磁信息的SVM攻击优化研究 |
| 5.3.1 SVM算法 |
| 5.3.2 ICA算法首次应用于旁路信号处理 |
| 5.3.3 一种混合算法的提出 |
| 5.4 SVM攻击优化实验验证与分析 |
| 5.4.1 数据维数对预测成功率的影响分析 |
| 5.4.2 数据量对预测成功率的影响分析 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 工作总结 |
| 6.2 不足 |
| 6.3 展望 |
| 参考文献 |
| 致谢 |
| 学位攻读期间发表的论文及专利着作 |
（3）复杂场景下的雷达杂波实时模拟（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.2.1 复杂场景下杂波模拟研究现状 |
| 1.2.2 雷达杂波模拟系统研究现状 |
| 1.3 本文工作与安排 |
| 第二章 复杂场景杂波分析与建模 |
| 2.1 复杂场景杂波组成类型 |
| 2.1.1 海杂波 |
| 2.1.2 地杂波 |
| 2.1.3 气象杂波 |
| 2.2 复杂场景杂波常用建模方法分析 |
| 2.3 基于复合高斯型的复杂场景杂波建模 |
| 2.3.1 传统复合高斯型杂波建模 |
| 2.3.2 任意参数复合高斯型杂波建模 |
| 2.3.3 算法对比分析 |
| 2.4 复杂场景杂波数据产生流程 |
| 2.5 本章小结 |
| 第三章 模拟系统的方案设计 |
| 3.1 总体方案 |
| 3.1.1 模拟板硬件设计 |
| 3.1.2 功能模块划分 |
| 3.2 系统性能分析 |
| 3.2.1 主要性能指标 |
| 3.2.2 核心指标可行性分析 |
| 3.3 主要模块设计 |
| 3.3.1 杂波生成模块 |
| 3.3.2 数据传输模块 |
| 3.4 本章小结 |
| 第四章 模拟系统的软件设计与实现 |
| 4.1 开发平台与环境 |
| 4.1.1 TMS320C6678处理器 |
| 4.1.2 SYS/BIOS实时操作系统 |
| 4.2 系统开发流程 |
| 4.3 多核设计 |
| 4.3.1 多核任务分配 |
| 4.3.2 多核通信设计 |
| 4.4 软件实现 |
| 4.4.1 程序并行处理 |
| 4.4.2 软件线程设计 |
| 4.5 SYS/BIOS优化设计 |
| 4.6 本章小结 |
| 第五章 雷达杂波模拟系统的测试与验证 |
| 5.1 数据传输模块测试 |
| 5.2 传统杂波模拟测试 |
| 5.2.1 相关Rayleigh杂波 |
| 5.2.2 相关Log-normal杂波 |
| 5.2.3 相关Weibull杂波 |
| 5.3 复合型杂波模拟测试 |
| 5.3.1 相关K分布杂波 |
| 5.3.2 相关Pareto分布杂波 |
| 5.4 与实测数据对比分析 |
| 5.5 本章小结 |
| 第六章 结论与展望 |
| 6.1 研究结论 |
| 6.2 研究展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（4）混合加密系统的实现安全性评估研究（论文提纲范文）
| 摘要 |
| Abstract |
| 缩写、符号清单、术语表 |
| 1 绪论 |
| 1.1 研究背景与意义 |
| 1.1.1 混合加密系统 |
| 1.1.2 旁路分析攻击 |
| 1.2 国内外研究现状及存在的问题 |
| 1.2.1 后量子密码算法及其旁路分析研究 |
| 1.2.2 对称密码算法与随机时序加扰防护措施 |
| 1.2.3 小波分析在旁路攻击上的研究与应用 |
| 1.3 研究内容及章节安排 |
| 1.3.1 主要研究内容 |
| 1.3.2 章节安排 |
| 2 数学背景 |
| 2.1 超奇异同源椭圆曲线密码算法背景 |
| 2.1.1 有限域上的椭圆曲线 |
| 2.1.2 同源计算 |
| 2.1.3 超奇异同源Diffle-Hellman协议 |
| 2.1.4 超奇异同源密钥封装机制 |
| 2.2 小波分析背景 |
| 2.2.1 小波变换与小波基函数 |
| 2.2.2 小波分解和小波重构 |
| 2.3 小结 |
| 3 混合加密系统的密钥协商阶段的旁路攻击研究 |
| 3.1 针对超奇异同源密钥封装机制的泄露检测 |
| 3.1.1 攻击目标的选择 |
| 3.1.2 水平泄露检测 |
| 3.1.3 垂直泄露检测 |
| 3.2 垂直泄露与差分功耗分析 |
| 3.2.1 攻击模型 |
| 3.2.2 三点差分蒙哥马利阶梯算法 |
| 3.2.3 三点差分蒙哥马利阶梯算法的垂直泄露与差分功耗分析 |
| 3.3 基于ARM平台的SIKE算法的差分电磁分析 |
| 3.3.1 差分电磁分析攻击实验平台 |
| 3.3.2 针对超奇异同源密钥封装机制的差分电磁分析 |
| 3.4 小结 |
| 4 超奇异同源密钥封装机制的防御措施设计 |
| 4.1 防御方法概述 |
| 4.2 已存在的防御方法的评估 |
| 4.3 基于窗口的防护方法设计 |
| 4.4 防御方法的安全性分析与性能评估 |
| 4.5 小结 |
| 5 混合加密系统的数据加密阶段的防御措施设计 |
| 5.1 随机时序加扰防护策略 |
| 5.1.1 随机传输时延 |
| 5.1.2 随机延时插入 |
| 5.1.3 随机时钟抖动 |
| 5.2 随机时序加扰防护的实现成本 |
| 5.3 针对随机时序加扰防护的攻击困难性 |
| 5.4 小结 |
| 6 针对随机时序加扰防护的小波攻击框架研究 |
| 6.1 小波攻击框架总述 |
| 6.2 小波攻击框架实现 |
| 6.2.1 小波域去噪 |
| 6.2.2 小波域对齐 |
| 6.2.3 小波域密钥恢复 |
| 6.3 小波攻击框架的性能评估 |
| 6.3.1 实验设备与评价指标 |
| 6.3.2 实验评估流程设计 |
| 6.3.3 小波域去噪评估 |
| 6.3.4 小波域对齐评估 |
| 6.3.5 小波域密钥恢复评估 |
| 6.3.6 小波攻击框架整体评估 |
| 6.4 小结 |
| 7 总结与展望 |
| 7.1 总结 |
| 7.2 展望 |
| 参考文献 |
| 作者简历及个人科研成果 |
（5）基于FPGA的车载雷达信号处理系统的设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 课题研究的背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 论文主要工作及结构安排 |
| 1.3.1 论文的主要工作 |
| 1.3.2 论文的内容安排 |
| 2 雷达信号处理算法理论 |
| 2.1 带通采样 |
| 2.2 数字正交解调 |
| 2.3 多普勒补偿 |
| 2.4 脉冲压缩 |
| 2.4.1 脉冲压缩原理 |
| 2.4.2 脉冲压缩实现方式 |
| 2.5 动目标显示 |
| 2.6 动目标检测 |
| 2.7 恒虚警检测 |
| 2.8 角度测量 |
| 2.9 本章小结 |
| 3 雷达信号处理系统方案设计 |
| 3.1 信号处理系统设计指标 |
| 3.2 信号处理系统总体方案设计 |
| 3.2.1 雷达整机工作流程 |
| 3.2.2 信号处理系统架构 |
| 3.3 信号处理算法方案设计 |
| 3.3.1 系统参数设计 |
| 3.3.2 信号处理算法方案 |
| 3.3.3 信号处理工作模式 |
| 3.4 硬件方案设计 |
| 3.4.1 AD芯片选型 |
| 3.4.2 FPGA芯片选型 |
| 3.4.3 CPLD芯片选型 |
| 3.4.4 存储芯片选型 |
| 3.5 本章小结 |
| 4 基于FPGA的信号处理算法的设计与实现 |
| 4.1 FPGA算法流程 |
| 4.2 带通采样模块 |
| 4.2.1 AD芯片配置 |
| 4.2.2 AD数据采集 |
| 4.3 数字正交解调模块 |
| 4.4 多普勒补偿模块 |
| 4.5 脉冲压缩模块 |
| 4.6 动目标检测模块 |
| 4.7 恒虚警检测模块 |
| 4.8 本章小结 |
| 5 系统验证 |
| 5.1 信号处理系统调试平台 |
| 5.2 中频信号产生模块 |
| 5.3 信号处理算法模块 |
| 5.3.1 带通采样 |
| 5.3.2 数字正交解调 |
| 5.3.3 脉冲压缩 |
| 5.3.4 动目标检测和多普勒补偿 |
| 5.3.5 恒虚警检测 |
| 5.4 以太网通信接口 |
| 5.5 整机验证 |
| 5.6 项目成果 |
| 5.7 本章小结 |
| 6 总结与展望 |
| 致谢 |
| 参考文献 |
| 附录 |
（6）基于机器学习的硬件木马检测方法研究（论文提纲范文）
| 摘要 |
| abstract |
| 缩略词 |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 研究现状 |
| 1.2.1 安全性设计方法 |
| 1.2.2 基于旁道参数分析的硬件木马检测方法 |
| 1.2.3 基于逻辑测试的硬件木马检测方法 |
| 1.2.4 免参考芯片的硬件木马检测方法 |
| 1.2.5 基于机器学习的硬件木马检测方法 |
| 1.3 本文的主要研究工作与贡献 |
| 1.4 本文结构安排 |
| 第二章 基于协同训练的免参考芯片硬件木马检测方法 |
| 2.1 引言 |
| 2.2 前期工作:基于二元分类的硬件木马检测方法 |
| 2.2.1 动机及问题建模 |
| 2.2.2 基于二元分类的硬件木马检测方法的总体流程 |
| 2.3 基于协同训练的免参考芯片硬件木马检测方法 |
| 2.3.1 动机及贡献 |
| 2.3.2 基于协同训练的免参考芯片硬件木马检测方法的总体流程 |
| 2.3.3 如何选择芯片进行标记 |
| 2.3.4 预测假设结合方法 |
| 2.3.5 算法收敛性 |
| 2.3.6 协同训练适用于硬件木马检测的理论基础 |
| 2.4 预处理方法:偏最小二乘法 |
| 2.5 EDA实验评估 |
| 2.5.1 EDA实验设置 |
| 2.5.2 ISCAS89 基准电路上的EDA仿真实验评估结果 |
| 2.6 FPGA实验评估 |
| 2.6.1 FPGA实验设置 |
| 2.6.2 Trust-HUB基准电路上的FPGA评估结果 |
| 2.7 本章小结 |
| 第三章 基于聚类分析的免参考模型硬件木马检测方法 |
| 3.1 引言 |
| 3.2 预备知识:聚类方法 |
| 3.2.1 层次聚类方法 |
| 3.2.2 密度聚类方法 |
| 3.3 基于聚类分析的免参考模型硬件木马检测方法 |
| 3.3.1 问题分析及建模 |
| 3.3.2 划分检测模型 |
| 3.3.3 异常检测模型 |
| 3.3.4 理论分析:聚簇标记指数及参数选择 |
| 3.4 实验评估 |
| 3.4.1 实验设置 |
| 3.4.2 仿真实验评估结果 |
| 3.4.3 硬件实现评估结果 |
| 3.5 本章小结 |
| 第四章 抗不可信测试方的新型聚类集成硬件木马检测方法 |
| 4.1 引言 |
| 4.2 预备知识:聚类集成方法 |
| 4.3 问题分析及建模 |
| 4.3.1 问题建模 |
| 4.3.2 不可信测试方的攻击模型及分析 |
| 4.4 抗不可信测试方的新型聚类集成硬件木马检测方法 |
| 4.4.1 总体流程 |
| 4.4.2 CE-HTDM的预处理:基于无监督相关性的特征选择方法 |
| 4.4.3 聚类分簇生成阶段 |
| 4.4.4 聚类分簇组合阶段 |
| 4.5 理论分析 |
| 4.5.1 必要测试方的数量 |
| 4.5.2 CE-HTDM方法的时间和计算开销 |
| 4.5.3 基础聚类算法选择方法 |
| 4.5.4 聚类集成方法与多数投票方法的对比 |
| 4.6 实验评估 |
| 4.6.1 实验设置 |
| 4.6.2 在ISCAS89 基准电路上的EDA实验评估结果 |
| 4.6.3 在Trust-HUB基准电路上的FPGA实验评估结果 |
| 4.6.4 CE-HTDM方法的时间开销 |
| 4.7 本章小结 |
| 第五章 总结与展望 |
| 5.1 工作总结 |
| 5.2 后续展望 |
| 参考文献 |
| 致谢 |
| 在学期间的研究成果及发表的学术论文 |
（7）基于FPGA的AES算法数据加解密设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 引言 |
| 1.2 方案提出及意义 |
| 1.3 研究现状 |
| 1.4 本文的主要结构及创新思想 |
| 第2章 AES算法的详细描述 |
| 2.1 AES算法产生的背景 |
| 2.2 加解密的输入与输出 |
| 2.3 Rijndael的基本结构 |
| 2.3.1 字节替换(SubBytes) |
| 2.3.2 行移变换(ShiftRows) |
| 2.3.3 列混淆(Mi xColumns) |
| 2.3.4 密钥加(AddRoundKey) |
| 2.4 密钥编排方案 |
| 2.4.1 密钥选取 |
| 2.4.2 密钥扩展 |
| 2.5 AES算法的几种工作模式 |
| 第3章 AES算法实现的开发环境 |
| 3.1 Verilog HDL语言介绍 |
| 3.2 FPGA器件简介 |
| 3.2.1 可编程逻辑器件发展简史 |
| 3.2.2 FPGA芯片的基本结构 |
| 3.2.3 FPGA与CPLD之间的区别 |
| 3.2.4 FPGA的设计流程 |
| 3.3 QuartusⅡ软件开发流程 |
| 3.3.1 QuartusⅡ软件综述 |
| 3.3.2 QuartusⅡ软件的工具的使用方法 |
| 3.4 Modelsim软件的介绍 |
| 3.4.1 仿真的介绍 |
| 3.4.2 Modelsim软件的介绍 |
| 第4章 AES算法在FPGA上的设计 |
| 4.1 方案的设计方法及采用的工作模式 |
| 4.1.1 方案的设计方法 |
| 4.1.2 AES算法的工作模式选取 |
| 4.2 FPGA上AES算法实现内部框图 |
| 4.2.1 AES加密FPGA内部框图 |
| 4.2.2 AES解密FPGA内部框图 |
| 4.3 AES算法基本轮变换模块设计及其原理图 |
| 4.3.1 SubBytes与InvSubBytes设计 |
| 4.3.2 ShiftRows与InvShiftRows设计 |
| 4.3.3 MixColumns与InvMixColumns设计 |
| 4.3.4 AddRoundKey与InvkddRoundKey设计 |
| 4.3.5 密钥扩展模块设计 |
| 4.4 AES算法加解密系统顶层模块 |
| 第5章 系统的仿真及主要性能参数 |
| 5.1 FPGA器件的选择 |
| 5.2 各个模块的RTL级原理图 |
| 5.3 仿真测试 |
| 5.4 性能参数分析 |
| 第6章 结论与展望 |
| 参考文献 |
| 致谢 |
（8）基于XTS-AES的主机加密卡的FPGA的设计与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 存储加密的研究现状与发展 |
| 1.3 论文结构与内容安排 |
| 第二章 可调分组密码与PCIExpress |
| 2.1 可调分组密码（tweakable block ciphers） |
| 2.1.1 可调分组密码的概念 |
| 2.1.2 可调分组密码的构造方案 |
| 2.2 PCI-E 介绍 |
| 2.2.1 PCI-E 协议的分层结构 |
| 2.2.2 基于TLP 的交互分析 |
| 第三章 用于存储加密的XTS-AES 原理 |
| 3.1 单个128bits 数据的XTS-AES 加密 |
| 3.1.1 AES 原理 |
| 3.1.2 域GF（2~(128)）上的乘法 |
| 3.2 数据单元的XTS-AES 加密 |
| 3.3 XTS-AES 的工作模式 |
| 第四章 XTS-AES 加密卡的FPGA 设计 |
| 4.1 数字系统设计方法和流程 |
| 4.2 XTS-AES 加密卡的整体FPGA 设计 |
| 4.3 交互模块 |
| 4.3.1 IPcore 模块 |
| 4.3.2 接收模块 |
| 4.3.3 发送模块 |
| 4.3.4 DMA 控制模块 |
| 4.3.5 处理模块 |
| 4.4 XTS-AES-256 加密模块 |
| 4.4.1 AES-256 加密模块 |
| 4.4.2 输入明文混合模块 |
| 4.4.3 密文输出混合模块 |
| 4.4.4 数据转换控制模块 |
| 4.5 XTS-AES-256 解密模块 |
| 第五章 系统的仿真与测试 |
| 5.1 开发环境介绍 |
| 5.2 系统仿真 |
| 5.2.1 数据转换控制模块仿真 |
| 5.2.2 tweak 值的域乘仿真 |
| 5.2.3 XTS_AES 加密仿真 |
| 5.2.4 XTS_AES 解密仿真 |
| 5.3 加密系统资源优化效果测试 |
| 5.4 加密系统的实际环境测试 |
| 第六章 结束语 |
| 6.1 本文总结 |
| 6.2 下一步研究方向 |
| 致谢 |
| 参考文献 |
| 研究生期间的研究成果 |
（9）密码算法硬件快速实现技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 密码技术 |
| 1.1.1 密码体制基本概念 |
| 1.1.2 分组密码和杂凑函数 |
| 1.2 可编程器件的发展和现状 |
| 1.2.1 逻辑器件 |
| 1.2.2 现场可编程器件(FPGA)的发展趋势 |
| 1.2.3 FPGA 在密码算法实现方面的研究 |
| 1.3 论文的研究内容及论文安排 |
| 第二章 FPGA 技术和AES 算法原理 |
| 2.1 FPGA 技术简介 |
| 2.1.1 FPGA 查找表(Look-Up-Table)的原理 |
| 2.1.2 基于查找表的FPGA 的内部基本结构 |
| 2.1.3 FPGA 优点 |
| 2.2 FPGA 设计方法 |
| 2.3 FPGA 开发流程 |
| 2.4 FPGA 流水线设计 |
| 2.5 AES 算法基础知识 |
| 2.5.1 AES 算法的产生和特点 |
| 2.5.2 AES 的数学基础 |
| 2.6 AES 算法简介 |
| 2.7 本章小结 |
| 第三章 FPGA 实现AES 密码算法 |
| 3.1 AES 各部分实现方法的讨论 |
| 3.1.1 字节代换的FPGA 实现 |
| 3.1.2 列混合 |
| 3.1.3 密钥的扩展 |
| 3.2 FPGA 实现AES 结构讨论 |
| 3.2.1 轮函数实现结构 |
| 3.2.2 密钥扩展的实现结构 |
| 3.3 循环展开结构的AES 实现 |
| 3.3.1 高速AES 算法设计的基本方法 |
| 3.3.2 轮函数的实现方法 |
| 3.3.3 同步密钥扩展的实现方法 |
| 3.3.4 其他部分的同步 |
| 3.4 基于BlockRAM 的AES 算法性能 |
| 3.4.1 设计的性能结果 |
| 3.4.2 设计的仿真结果 |
| 3.5 本章小结 |
| 第四章 组合逻辑实现字节代换的AES 算法 |
| 4.1 组合逻辑实现S 盒介绍 |
| 4.2 基于组合逻辑S 盒实现AES 算法 |
| 4.2.1 字节代换的流水线处理 |
| 4.2.2 轮函数其他部分的实现 |
| 4.2.3 密钥扩展的实现 |
| 4.2.4 设计的性能结果及改进方法 |
| 4.3 设计的仿真结果 |
| 4.4 本章小结 |
| 第五章 Luffa 算法的FPGA 实现 |
| 5.1 Luffa 算法结构 |
| 5.1.1 Luffa 算法基本结构分析 |
| 5.1.2 Luffa 算法轮函数结构介绍 |
| 5.2 FPGA 实现Luffa 算法 |
| 5.2.1 Luffa 算法轮函数的实现 |
| 5.2.2 性能结果的分析 |
| 5.2.3 密码算法结构分析 |
| 5.2.4 反馈结构的密码算法设计 |
| 5.3 本章小结 |
| 第六章 总结与展望 |
| 6.1 分析与对比 |
| 6.2 总结 |
| 致谢 |
| 参考文献 |
| 作者读研期间发表的论文和参与的科研项目 |
| 附录A |
| 附录B |
| 附录C |
| 附录D |
| 附录E |
| 附录F |
（10）密码算法的可重构系统实现研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 可重构计算技术的发展及研究现状 |
| 1.1.1 可重构计算技术发展 |
| 1.1.2 可重构计算技术研究现状 |
| 1.1.3 可重构技术研究难点 |
| 1.1.4 可重构技术的发展趋势 |
| 1.2 密码算法的发展及研究 |
| 1.2.1 分组密码算法的现状 |
| 1.2.2 密码算法实现技术 |
| 1.3 课题研究意义 |
| 1.4 本课题的工作 |
| 第二章 可重构计算基础理论 |
| 2.1 可重构计算概念 |
| 2.2 可重构计算系统的基本结构及分类 |
| 2.2.1 可重构计算系统的基本结构 |
| 2.2.2 可重构计算系统的分类 |
| 2.2.3 可重构技术的应用 |
| 2.3 可重构硬件 |
| 2.3.1 FPGA |
| 2.3.2 OPGA |
| 2.3.3 CPLD |
| 2.3.4 EPLD |
| 2.4 本课题采用的硬件 |
| 2.5 本章小结 |
| 第三章 基于遗传算法的改进3-DES 可重构密码系统 |
| 3.1 DES 基本原理 |
| 3.1.1 DES 基本概念 |
| 3.1.2 DES 子密钥生成器 |
| 3.1.3 DES 存在问题 |
| 3.1.4 3-DES 介绍 |
| 3.2 DES 加密系统实现方法研究 |
| 3.3 基于遗传算法的改进3-DES 可重构系统设计 |
| 3.3.1 密钥序列生成 |
| 3.3.2 系统结构设计 |
| 3.4 结果分析 |
| 3.4.1 系统安全性分析 |
| 3.4.2 系统硬件资源 |
| 3.5 本章小结 |
| 第四章 AES 的可重构密码系统 |
| 4.1 AES 算法介绍 |
| 4.1.1 AES 算法实现步骤 |
| 4.1.2 AES 算法优点 |
| 4.2 AES 算法的安全性与硬件实现方法分析 |
| 4.2.1 AES 算法的安全性 |
| 4.2.2 AES 算法实现现状 |
| 4.3 基于遗传算法的AES 加密系统 |
| 4.3.1 密钥序列的生成 |
| 4.3.2 基于遗传算法的AES 加密系统 |
| 4.3.3 实验结果分析 |
| 4.4 AES-128，AES-192，AES-256 可重构密码系统 |
| 4.4.1 可重构AES 加密系统整体设计 |
| 4.4.2 可重构AES 算法加密系统硬件设计 |
| 4.4.3 可重构AES 算法加密系统软件设计 |
| 4.4.4 仿真和结果分析 |
| 4.5 本章小结 |
| 第五章 总结与展望 |
| 5.1 主要研究成果 |
| 5.2 进一步研究 |
| 参考文献 |
| 致谢 |
| 在学期间的研究成果及发表的学术论文 |
四、Two Methods of AES Implementation Based on CPLD/FPGA（论文参考文献）
- [1]基于FPGA分组密码算法的侧信道分析与研究[D]. 汪洋. 北京邮电大学, 2021(01)
- [2]基于密码芯片的旁路攻击方法研究[D]. 甘罕. 北京邮电大学, 2020
- [3]复杂场景下的雷达杂波实时模拟[D]. 聂春梅. 西安电子科技大学, 2020(05)
- [4]混合加密系统的实现安全性评估研究[D]. 董晓飞. 浙江大学, 2020(02)
- [5]基于FPGA的车载雷达信号处理系统的设计与实现[D]. 赵一鹤. 南京理工大学, 2020(01)
- [6]基于机器学习的硬件木马检测方法研究[D]. 卞荣臻. 南京航空航天大学, 2019(02)
- [7]基于FPGA的AES算法数据加解密设计[D]. 陈彦龙. 长春理工大学, 2013(08)
- [8]基于XTS-AES的主机加密卡的FPGA的设计与实现[D]. 冉飞. 电子科技大学, 2010(04)
- [9]密码算法硬件快速实现技术研究[D]. 傅佩龙. 西安电子科技大学, 2010(10)
- [10]密码算法的可重构系统实现研究[D]. 王莉. 南京航空航天大学, 2007(01)